臺灣博碩士論文加值系統

本論文針對參考電壓提出兩種輸出參考電壓電路結構，第一種電路為差動模式輸出參考電壓；第二種電路為混合模式輸出參考電壓。本論文提出之電路設計原理是利用BJT模組所產生的正溫度係數特性電壓與MOS電晶體模組偏壓於弱反轉區所產生的正溫度係數特性電壓，再以適當的權重比例相互抵消，來實現零溫度係數特性電壓。與已知的傳統參考電壓電路相比，本論文提出之電路架構簡單、使用晶片面積較小且功率消耗低，此外不需使用運算放大器可減少偏移電壓產生的誤差。

本論文除了提供詳細的設計原理之外，還使用HSPICE與ADE電路模擬軟體執行佈局前/後模擬，也利用TSMC 0.35微米和TSMC 0.18微米製程參數進行晶片實作，更進一步，替換不同類型元件來相互比較，探討哪種元件可提升電路效能。電路模擬結果與理論相互符合，證明電路之可行性。本論文提出之兩種電路可以電路模組方式使用於各種相關類比電路設計中。

This thesis proposes two different types of circuit structures for reference voltages. The first circuit is a differential-mode output reference voltage and the second circuit is a mixed-mode output reference voltage. The design theory is using the positive temperature-coefficient parameter generated by the BJT module and the positive temperature-coefficient parameter generated by the MOSFET module biased in the weak inversion region with appropriate ratios to cancel each other therefore a zero temperature-coefficient reference voltage can be achieved. Compared with the related conventional reference voltage circuits, the circuit structure proposed in this thesis are simple, so they occupy less chip area than the existed ones, also the power consumptions are very low. Besides, there is no operational amplifier in the proposed circuits, consequently they would not suffer from the output offset voltage of the operational amplifier.

In spite of the detailed design principles, this thesis has used HSPICE and ADE circuit simulation programs to perform the pre / post layout simulations, where the TSMC 0.35 μm and TSMC 0.18 μm process parameters are used. Furthermore, different types of components have been used to compare the simulation results and decide which component is more effective. The simulation results are consistent with the theory analysis and also prove the validity of the proposed circuits. The reference voltage circuits proposed in this thesis can be applied to various related analog circuit designs as a circuit module.

摘要………i
Abstract………ii
誌謝………iii
目錄………iv
表目錄………vi
圖目錄………vii
符號說明………x
第一章 緒論………1
1.1積體電路發展與沿革………1
1.2研究動機………2
1.3研究方向與重點………3
1.4論文架構簡介………3
1.5設計流程………3
第二章 傳統參考電壓電路………6
2.1傳統參考電壓電路………6
2.2傳統參考電壓電路工作原理………6
2.2.1齊納二極體參考電壓電路………7
2.2.2 BJT參考電壓電路………8
2.2.3 MOSFET參考電壓電路………9
2.3正溫度係數………11
2.3.1 BJT模組………11
2.3.2 MOSFET與弱反轉區模組………12
第三章 CMOS輸出參考電壓設計實務………13
3.1 CMOS差動輸出參考電壓電路與工作原理………13
3.2 差動模式參考電壓電路………15
3.2.1第一種差動模式參考電壓電路的佈局前後模擬與佈局圖………17
3.2.2第二種差動模式參考電壓電路的佈局前後模擬與佈局圖………20
3.2.3第三種差動模式參考電壓電路的佈局前後模擬與佈局圖………24
3.3 三種差動模式參考電壓電路模擬結果整理與討論………28
3.4 混合模式參考電壓電路………29
3.4.1 第一種混合模式參考電壓電路………30
3.4.2 第二種混合模式參考電壓電路………33
3.5 兩種混合模式參考電壓電路模擬結果整理與討論………37
第四章 晶片實作與量測結果………38
4.1 全客製化IC設計流程………38
4.2 量測儀器與流程………40
4.3 第一種差動模式參考電壓電路晶片實體與量測結果………41
4.3.1 晶片實體………41
4.3.2晶片量測結果………42
4.4 第二種差動模式參考電壓電路晶片實體與量測結果………46
4.4.1 晶片實體………46
4.4.2晶片量測結果………47
4.5 第三種差動模式參考電壓電路晶片實體與量測結果………51
4.5.1 晶片實體………51
4.5.2晶片量測結果………52
4.6 第一種混合模式參考電壓電路晶片實體與量測結果………56
4.6.1 晶片實體………56
4.6.2晶片量測結果………57
4.7 第二種混合模式參考電壓電路晶片實體與量測結果………58
4.7.1 晶片實體………59
4.7.2晶片量測結果………60
第五章 結論與討論………61
參考文獻………68
Extended Abstract………70

[1] James D. Plummer, Michael D. Deal, Peter B. Griffin，羅正忠(譯)、李嘉平(譯)、鄭湘原(譯) ，2002， “半導體工程-先進製程與模擬”， 台灣培生教育出版股份有限公司。
[2] 謝永瑞，2008，“VLSI概論(修訂四版)”全華科技圖書股份有限公司。
[3] 高德遠、康繼昌，1992，“VLSI-系統和電路的設計原理”儒林圖書有限公司。
[4] Ge Tao, Fu Xiansong, Niu Pingjuan, Yang Guanghua, and Gao Tiecheng, 2010, “High-performance floating output bandgap circuit,” 2010 2nd International Conference on Signal Processing Systems, vol.3, pp. V3-224 – V3-226.
[5] Jinrui Liao, Yanhan Zeng, Jintao Li, Jingci Yang, Hong-Zhou Tan, 2020," A 3.9 ppm/⁰C, 31.5 ppm/V ultra-low-power subthreshold CMOS-only voltage reference,” Microelectronics Journal, vol.96, February.
[6] Min Pan, Lili Pang, Jiaye Xie, Yufei Han, Qiqing Xu, 2020,” A 0.6V 44.6 ppm/ºC subthreshold CMOS voltage reference with wide temperature range and inherent leakage compensation,” Integration, February.
[7] Chia-Wei Chang, Tien-Yu Lo,Chia-Min Chen,Kuo-His Wu,and Chung-Chih Hung,2007,”A Low-Power CMOS Voltage Reference Circuit Based On Subthreshold Operation ,“2007.IEEE International Symposium on Circuts and Systems, pp.3844 – 3847.
[8] P. R. Gray, P. J. Hurst, H. Lewis, and R. G. Meter, 2001, “Analysis and design of analog integrated circuits,” New York, John Wiley & Sons, Inc. 4th edition.
[9] Luiz L. G. Vermaas, Carlos R. T. de Mori, Robson L. Moreno, Adriano M. Pereira,”A Bandgap Voltage Refetence Using Digital CMOS Process, 1998,”1998 IEEE International Conference on Electronics, vol.2,pp. 303 – 306, Lisboa, September.
[10] Y. P. Tsividis and R. W. Ulmer, 1978, “A CMOS voltage reference, “IEEE J. Solid-State Circuits, vol. SC-13, pp:774-778, December.
[11] Minseon Park,Sung Min Park, 2018,” A CMOS symmetric self-biased voltage reference,” Microelectronics Journal, Vol.80,pp:28-33,Octorber.
[12] 蔡柏戎，2014年，”CMOS參考電壓設計與應用”，國立虎尾科技大學電子工程系研究所碩士論文，7月。
[13] 汪天心，2017年，”改良式低功率參考電壓設計”，國立虎尾科技大學電子工程系研究所碩士論文，7月。
[14] 曾柏崴，2018年，”實用型CMOS差動模式參考電壓設計”，國立虎尾科技大學電子工程系研究所碩士論文，7月。
[15] 蔡宗憲，2019年，”改良式低功率BiCMOS差動輸出參考電壓設計”，國立虎尾科技大學電子工程系研究所碩士論文，7月。
[16] 葉軒豪，2016年，” 具有一階與二階溫度補償之參考電壓設計”， 國立虎尾科技大學電子工程系研究所碩士論文，7月。