參 考 文 獻
1. 郭嘉龍，半導體封裝工程，二版，台北，全華科技圖書股份有限公司，民國八十九年。
2. 張勁燕，電子材料，二版，台北，五南圖書出版主，民國九十年。
3. 羅華強，類神經網路-MATLAB的應用，初版，清蔚科技股份有限公司，民國89年。
4. 葉怡成，應用類神經網路，三版，儒林圖書有限公司，民國90年。
5. 陳耀茂譯，田口實驗計畫法，初版，台中，滄海書局，民國八十六年。
6. 蘇朝墩，品質工程，台北市，中華民國品質學會，（2002）。
7. R. R. Tummala、E. J. Rymaszewski、A.G. Klopfenstein，Microelectronics Packaging Handbook， Chapman & Hall, 2nd ed.,(1997).
8. George G.harman，Wire Bonding In Microelectronics，1 st，Mc Graw-Hill，(1996)
9. John H. Lau，Low Cost Flip Chip Technologies，1st，Mc Graw-Hill，(1996)
10. Kazuhisa Taunoi、Toshihiro Kusagaya、Hidehiko Kira，"Flip Chip Mounting Using Stud Bumps and Adhesive for Encapsulation"，Flip Chip Technologies，1st, Mc Graw-Hill，(1996)
11. Daniela Staichlescu,Joy Laskar,Manos Tentzeris，"Design of Experiments Technique for Microwave /Milliment Wave Flip Chip Optimization"School of Electrical and Computer Engineering Packaging Research Center Georgia Institute of Technology，Atlanta
12. 羅士奎，蔡中川，「金凸塊覆晶組裝製程探討」，先進構裝技術季刊，90年第一期，A14∼A16頁，九十年三月
13. 朱元靖，「電子所在銅晶片打線構裝技術的研發成果」，銅晶片構裝聯盟月刊，88年6期，A14~A23頁，八十八年六月
14. 丁志華、戴寶通，「田口實驗計畫法簡介(1) 」，毫微米通訊, 第八卷 第三期, P7~P11,民國九十年
15. 丁志華、戴寶通、朝春光，「田口實驗計畫法簡介(2) 」，毫微米通訊, 第八卷 第四期, P22~P37,民國九十年
16. 郭文章，「銲線機連續銲線路徑應用技術」，機械工業雜誌，6月號，P178~186, 民國八十八年17. 劉宗明，「談超音波應用在半導體封裝設備」，三聯技術雜誌，第四十三期，P16~18, 民國八十八年18. J-F. Zeberli,Ph Clot、F. Ferranbo、J-M.Chenuz、Valtronic SA，「Flip-Chip with Stud Bump and non conductive paste for CSP-3D」，13th IMAPS Europe, (2001)
19. EIA / JESD22-B116，EIA/JEDEC Standard，Wire Bond Shear Test Method，JEDEC，American，(1998)
20. Satoru Zama、Danie F. Baldwin、Toshiya Hikami、Hideaki Murata，"Flip Chip Interconnect Systems Using Copper Wire Stud Bump and Lead Free Solder",IEEE Transaction on Electronics Packaging Manufacturing, October,PP261~268，(2001)
21. Seiya Isozaki、Takehiro Kimura、Toshiyasu Shimada、Hirofumi Nakajima，"Development of Low-Cost, Highly Reliable CSP Using Gold-Gold Interconnection Technology"，NEC Res. & Develop., April,P181~187，(2003)
22. W. Reinert、T. Harder，" Performance of the Stud Bump Bonding (SBB) Process in Comparison to Solder Flip Chip Technology"，Fraunhofer ISIT.
23. Minehiro Itagaki、Kazuyoshi Amami、Yoshihiro Tomura、Satoru Yuhaku、Osamu Noda、Yoshihiro Bessho、Kazuo Eda、Toru Ishida，"Packaging Properties of ALIVH-CSP using SBB Flip-Chip Bonding Technology"，IEEE International Conference on Mult-chip Modules and High Density Packaging,P236~241，(1998)
24. L. K. Cheah、Y. M. Tan、J. Wei、C. K. Wong，"Gold to Gold Thermosonic Flip-Chip Bonding"，Proceedings HDI 2001, April, pp.165-175，(2001)
25. M. Klein, H. Oppermann, R. Kalicki, R. Aschenbrenner, H. Reichl，"Single chip bumping and reliability for flip chip processes"，Microelectronics Reliability 39,P1389~1397,(1999)
26. Daniela Staiculescu, Joy Laskar, Membr,IEEE, and Emmanouil(Manos) M. Tentzeris, Member,IEEE，" Design Rule Development for Microwave Flip-Chip Application"，Microwave theory and techniques, September,P1476~1481，(2000)
27. M. Ito, K. Maruhashi, K. IKuina, N. Senba, N. Takahashi, K, Ohata，"Low cost multi-layer ceramic package for flip chip MMIC up to W-band",IEEE MTT Symposium, Boston,P57~60，(2000)
28. H. L. Lee, L. W. Chan and C. K. Liu， "Comparison of bonding defects for longitudinal and transverse thermosonic flip-chip"，Electronics Packaging Technology Conference，P350~355，(2003)
29. Zhaowel Zhong，"Assembly Issues In Three flip Chip Processes"，Microelectronics International，P15~18，(2000)
30. Bessho, Y. et al.，"Chip on glass mounting technology of LSIs for LCD module"，IMC’90，P183~189，(1990)
31. Chak-Hau Pang, Man-Lung Sham and Kin-Yik Hung，"Investigation on the High Frequency Thermosonic Flip Chip Bonding under Low Temperature"，Electronic Packaging Technology，P376~378，(2003)
32. R. G. Werner, D. R. Frear, J. DeRosa, E. Sorongon，"Flip Chip Packaging"，International Symposium on Advanced Packaging Materials，P246~251，(1999)