臺灣博碩士論文加值系統

半導體的研發是我國經濟發展及提昇的重點科技之一，但由於產品製造之複雜度的提昇，使得晶圓經常有不良的情形發生。目前半導體產業對於不良晶圓的檢測大部份仍是以人工目視的方式來進行，此方法因無法符合快速、精確的要求，而有失檢測標準的精確性及一致性，生產成本也因此而無法降低。為解決此問題本文應用區間SOM（Interval Self-Organizing Map）神經網路來進行晶格（die）缺陷的檢測工作。在特徵值擷取方面，是採用紋路分析技術之灰階值共生矩陣法，擷取不良晶格影像的熵、均勻性、對比性、相關性及區域同質性等五種紋路特徵值，再利用區間SOM神經網路聚類的特性來進行檢測。
良率（yield）是衡量半導體製程的重要指標，為得到最精確的良率，廠商必須根據產品的不同而變動良率模式。本文另將利用BPN神經網路，來學習Poisson、Seeds及Murphy等三種良率模式，以期對多樣化產品的不同製程，所產生之可能不同晶格缺陷分佈的統計分配，能快速預測出晶圓的製程良率值。

Semiconductor research and development is one of high techniques, however, due to the fact that the sophisticated process of semiconductor manufacturing is increased so that there always generates defected semiconductor wafers. At present, the defect inspection almost still is a tedious manual work, which cannot meet the goal of agile manufacturing, the reduction of cost. This thesis develops an interval SOM neural network capable of self-learning uncertain data of defect image of a die and then self-identifying the further defected dies of a wafer. Five kinds of texture features, entropy, energy, contrast, correlation and local homogeneity, are extracted from a die image and are computed to form gray level co-occurrence matrices presented to the interval SOM. This interval SOM can then cluster the defects automatically. Another BPN neural network tandem with the interval SOM is then applied to predict the yield based on the defect area and density of the wafer detected by the coupled interval SOM. One amazing characteristic of the neural prediction is that the statistical distribution of defects can be ignored.

第一章、緒論 1
1.1 研究背景 1
1.2 研究動機 1
1.3 研究目的 2
1.4 研究範疇 3
1.5 研究架構 3
1.6 論文章節簡介 4
第二章、文獻探討 6
2.1 神經網路 6
2.2 晶圓製造與良率模式 7
2.3 紋路特徵值 9
第三章、晶圓的介紹 13
3.1 何謂晶圓 13
3.2 晶圓的構成元件 13
3.3 晶圓的製造方法 14
3.4 晶格上的不良缺陷 19
第四章、良率模式的理論背景 21
4.1 良率的簡介 21
4.2 良率的計算 21
4.3 良率模式的介紹 23
4.3.1 Binomial Model 23
4.3.2 Poisson Model 24
4.3.3 Compound Poisson Model 24
4.3.4 Murphy Model 24
4.3.5 Seeds Model 25
4.4 良率模式的選取 25
第五章、神經網路的理論背景 27
5.1 倒傳遞神經網路的介紹 27
5.1.1 BPN神經網路的簡介 27
5.1.2 BPN神經網路的基本架構 27
5.1.3 BPN神經網路演算法 28
5.2 傳統自我成圖神經網路 29
5.2.1 傳統SOM神經網路的介紹 29
5.2.2 傳統SOM神經網路的組成元素 30
5.2.3 傳統SOM神經網路演算法 32
5.3 區間自我成圖神經網路 34
5.3.1 區間數學的介紹 34
5.3.2 區間SOM神經網路的介紹 35
5.3.3 區間SOM神經網路的組成元素 36
5.3.4 區間SOM神經網路的演算法 36
5.3.5 釋例 38
第六章、系統架構分析 42
6.1 系統架構 42
6.2 晶格缺陷檢測 42
6.2.1 紋路特徵值的擷取 43
6.2.2 區間SOM神經網路的訓練 49
6.2.3 區間SOM神經網路的檢測 50
6.3 晶圓良率學習 52
6.3.1 晶圓模擬階段 52
6.3.2 BPN神經網路的訓練 54
6.3.3 BPN神經網路的測試 54
第七章、實驗結果與討論 55
7.1 實驗設備 55
7.2 參數的設定 55
7.3 灰階值共生矩陣參數的選定 56
7.4 晶格缺陷檢測 61
7.4.1 傳統SOM神經網路的訓練 61
7.4.2 傳統SOM神經網路的檢測 62
7.4.3 區間SOM神經網路的訓練 64
7.4.4 區間SOM神經網路的檢測 65
7.4.5 結果討論 68
7.5 晶圓良率學習 69
7.5.1 BPN神經網路的訓練 69
7.5.2 BPN神經網路的測試 70
第八章、結論與未來展望 73
8.1 結論 73
8.2 未來展望 73
參考文獻 75
附錄一 灰階值共生矩陣參數的實驗結果 77
附錄二 傳統SOM神經網路的訓練樣本與檢測樣本 81
附錄三 傳統SOM神經網路的訓練結果及測試結果 85
附錄四 區間SOM神經網路的訓練樣本及測試樣本 89
附錄五 區間SOM神經網路的訓練結果及測試結果 93
附錄六 BPN神經網路的訓練樣本及測試樣本 97
附錄七 BPN神經網路的測試結果 101

1. Adeli, H. and S. L. Hung, “Fuzzy neural network learning model for image recognition,” Integrated Computer-Aided Engineering, pp. 43-55, 1993.
2. Bezdek, J. C., E. C. Tsao and N. R. Pal, “Fuzzy kohonen clusting networks,” Proc.IEEE, pp. 1035-1043, 1992.
3. Chang, Y. S., J. E. Chen and Y. Y. Chen, “Error classification by wafer map analysis,” The 5th VLSI Design/CAD Symp. Proc., Taiwan, R.O.C., pp. 211-214, 1994.
4. Chou, P. B., A. R. Rao, M. C. Sturzenbecker, F. Y. Wu and V. H. Brecher, “Automatic defect classification for semiconductor manufacturing,” Machine Vision and Applications, Vol. 9, pp. 201-214, 1997.
5. Chung, Y. K., Y. L. Pan, Y. S. Chen, Y. C. Yeh, H. L. Perng, L. I. Tong and T. C. Wang, “Intelligent model for predicting reliability performance,” Proceedings of the first ROC Symposium on Reliability and Maintainability, pp. 139-145, 1995.
6. Cunningham, J. A., “The use and evaluation of yield models in integrated circuit manufacturing,” IEEE Transactions on Semiconductor Manufacturing, Vol. 3, No. 2, pp. 60-71, 1990.
7. Haralick, R. M., K. Shanmugam, “Textural features for image classification,” IEEE Transactions on Systems ,Man, and ,Cybernetics,Vol. SMC-3, No. 6, pp. 600-621, November 1973.
8. Khare, J. B., “Yield-oriented computer-aided defect diagnosis,” IEEE Transaction on Semiconductor Manufactoring, Vol. 8, No. 2, pp. 195-207, 1995.
9. Kohonen, T., “The self-organizing map,” Pro. IEEE, Vol. 78, No. 9, pp. 1481-1480, 1990.
10. Maly, W., H. T. Heineken and F. Agricola, “A sample new yield model,” Semiconductor International, pp. 148-150, July 1994.
11. Moore, W., Yield Modelling and Defect Tolerance in VLSI, 1-3 July 1987.
12. Price, T. E., Introduction to VLSI Technology, 1987.
13. Woods, R. E. and R. C. Gonzalez, Digital Image Processing, Addision-Wesley Publishing Company, 1994.
14. Wang, M. J., J. E. Chen and Y. Y. Chen, “The verify manufacturing yield by testing,” The 3th Asian Test Symp., November 1994.
15. Zant, P. V., Microchip Fabrication, McGraw-Hill, Inc., 1997.